DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02697962 **Image available**

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.:

63-314862 [JP 63314862 A]

PUBLISHED:

December 22, 1988 (19881222)

INVENTOR(s): SUKEGAWA OSAMU

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-151792 [JP 87151792]

FILED:

June 17, 1987 (19870617)

INTL CLASS:

[4] H01L-027/12; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 744, Vol. 13, No. 160, Pg. 146, April

18, 1989 (19890418)

ABSTRACT

PURPOSE: To enable a semiconductor interface to be annealed optically, by forming a gate electrode of a transparent conductor on a transparent insulating material, and then applying light for heat treating the semiconductor layer.

CONSTITUTION: A gate electrode 2 of a transparent conductor is formed on a glass substrate 1. Subsequently, a silicon nitride film 3 for providing a gate insulating film and an amorphous silicon film 4 are formed thereon. The amorphous silicon film 4 is etched so as to be left only on an element forming region and then a drain electrode 5 and a source electrode 6 are formed of aluminum. Double harmonics beam 7 is applied by a Q-switched YAG laser to the substrate 1 of the thin-film transistor. The incident laser beam passes through the substrate 1, electrode 2 and film 3 and absorbed by the interface between the films 4 and 3. Accordingly, annealing can be performed very efficiently.

⑩ 日本国特許庁(JP)

⑩特許出顧公開

@ 公開特許公報(A) 昭63-314862

௵Int_Cl_⁴

證別記号

庁内整理番号

母公開 昭和63年(1988)12月22日

H 01 L 27/12 29/78

311

A-7514-5F Y-7925-5F

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称

薄膜トランジスタの製造方法

②特 顧 昭62-151792

塑出 顧 昭62(1987)6月17日

砂発明 者

助川

統

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

论代 理 人 弁理士 内 原 晋

外 田 春

1. 発明の名称

薄袋トランジスタの製造方法・

2. 特許請求の範囲

- 1. 透明絶級物上に形成された遊スタガード構造 称係トランジスタの製造方法において、前配透 明絶縁物上にゲート電極を透明準準体で形成し、 その上に半導体層形成した後、脳配透明絶級物 個からの光照射により前配半導体層の熱処理を 行なりことを特徴とする構製トランジスタの製 造方法。
- 2. 前配照射される光が¥AGレーザーの第2高 調故であることを特徴とする特許請求の範囲第 1項記載の器値トランジスタの製造方法。

3. 発明の詳細な説明

〔 選乗上の利用分野 〕

本発明は解膜トランジスタの製造方法に関し、

特に遊スタガード構造薄膜トランジスタの光アニ ーリングに関する。

(従来の技術)

アモルファスシリコン多数品シリコン等を用いた神機トランジスタにおいて、光特に強力なレーサー光を用いて半導体膜をアニールし、関質を改善できるととは当楽者の間では周知の事実である。アニールに用いられる光の波長は半導体腹に効率よく吸収されるという条件から、波長800cm

従来の確認トランジスタにおいて、ゲートは後は、金属・低抵抗ポリシリコン等で形成され、とれらの材料は可視・紫外領域の先に対し不透明であるため、アニーリングはゲート電極の形成前に 行なわれる。

(発明が解決しよりとする問題点)

上述した従来の神膜トランジスタアニーリング プロセスはゲート電低の形成前に行なう必要がある。神膜トランジスタの構造にはいくつかのタイ ブがあるが、トランジスタ毎性かよびその信頼性

特開昭63-314862(2)

の点で最っとも秀れているものは、逆スタガード 構造と呼ばれる第1図に示されるものである。こ のタイプではまずゲート電極2が形成され、次に ゲート絶縁襲3。半海休機4が形成されるため、 半導体展4の9ちトランジネタ特性を支配するゲ ート絶縁襲3との界面はゲート電極2によって遮 光された状態になっており、半導体界面の先によ るアニーリングは行な9ととができない。

(問題点を解決するための手段)

本発明の存襲トランジスタは、透明導電製によるゲート電極を有しており、ゲート形成後の光アニーリング処理を行なうプロセスを経て形成される。

(作用)

本発明化よれば、透明等電体によるゲート電板は、可視光を透過させるため、ゲート電板調からの光限射によるアユーリングを行なりととができ 逆スタガード構造降終トランジスタの光アユーリングが可能となる。

〔突胎费〕

板側からQスイッチ¥AQレーザーの2倍放7を 煎射する。レーザー光はガラス蒸収1、ゲート電 低2、鍵化シリコン膜3を通道し、アモルファス シリコン膜4の鍵化シリコン膜3昇面部分に表収 され、効率的なアニーリングが行なえる。

類3数は本発明の他の実施例によるアニーリング工程の断値的である。ガラス基板1にITOによる透明ゲート電極2が形成され、塩化ショコン終3、アモルファスシリコン4を成蹊した直接にQスイッチズAGレーザーの第2為典故?を照射する。との実施例では、アモルファスシリコン験4が金属についているため、アニールが均一に行なえる彩点がある。

(発明の効果)

以上説明したように、本発明はガラス基板上に 透明等写真をゲートで版として遊スタガー型アモ ルファスシリコン薄膜トランジスタを形成しガラ ス基板質から可視光による元アニーリング処理を 行なり事によりアモルファスシリコン膜の模質を 改善し、トランジスタ特性を良好なものとすると

次に本発明について図面を参照して説明する。 第1回は本発明の一笑施例により待られる帯線 トラングスタの断面図である。図示される存襲ト タンジスタは以下の工程によって作製される。 ガ ラス基板 1 上に透明導電体によりゲート電板 2 が 形成され、使いてゲート絶縁似となる強化シリコ ン模3,アモルファスシリコン艭4が形成され、 素子都にのみアモルファスシリコン4を表すエッ テンダ加工を行なった後、ドレイン5及びソース 世極 6 がアルミニウムによって形成される。第2 図はガラス基板ー透明導電膜ー硫化シリコン膜積 層物かよびアモルファスシリコンの吸収率の改長 依存性を示したものであり、皮及400~700mm 租度の先に対しては、前者3周数指物は透明であ タアモルファスシリコンは吸収係数が高い。 この 放長帝の弥力な光源としては、QスイッチYAG レーザーの2倍波(皮長532mmである第2高調 政)がある。

第1回に示した神峡トランジスタのアニールは 次の様に行なえる。 海峡トランジスタのガラス法

とができる効果がある。


4. 図点の簡単な説明

第1図は本発明の一実施例により得られる神経トランジスタの断面図、第2図はガラス基板/透明帯電機/電化シリコン膜3階級及びアモルファスシリコンの吸収率の減及依存性を示すクラフ、第3図は本発明の他の実施例のアニーリンダ工程を示す断面図である。

1 ……ガラス高板、2 ……透明準度体によるゲート電極、3 ……窒化シリコン酸、4 ……アモルファスシリコン酸、5 ……ドレイン電極、6 ……ソース電極、7 ……Q スイッチ Y A G レーデーの 怠 2 高銅皮。


代選人 弁理士 内原





第2図

第1図



第3図

Family list 3 family member for: JP61116873 Derived from 1 application.

SEMICONDUCTOR DEVICE

Publication info: JP1936256C C - 1995-05-26 **JP6044573B B** - 1994-06-08 **JP61116873 A** - 1986-06-04

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

12073269

Basic Patent (No, Kind, Date): JP 61116873 A2 19860604 < No. of Patents: 002

>

SEMICONDUCTOR DEVICE (English)

Patent Assignee: YAMAZAKI SHUNPEI Author (Inventor): YAMAZAKI SHUNPEI

IPC: *H01L-029/78; H01L-027/08; H01L-027/12

Derwent WPI Acc No: *C 86-185218; Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 61116873 A2 19860604 JP 85209746 A 19850920 (BASIC)

JP 94044573 B4 19940608 JP 85209746 A 19850920

Priority Data (No,Kind,Date): JP 85209746 A 19850920 DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

01902773 **Image available** SEMICONDUCTOR DEVICE

PUB. NO.:

61-116873 [JP 61116873 A]

PUBLISHED:

June 04, 1986 (19860604)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): YAMAZAKI SHUNPEI [000000] (An Individual), JP (Japan)

APPL. NO.:

60-209746 [JP 85209746]

FILED:

- September 20, 1985 (19850920)

INTL CLASS:

[4] H01L-029/78; H01L-027/08; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R095 (ELECTRONIC MATERIALS - Semiconductor Mixed Crystals);

R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 445, Vol. 10, No. 302, Pg. 89,

October 15, 1986 (19861015)

ABSTRACT

PURPOSE: To enable to use the source, channel region and drain of an MISFET by adding H or halogenide to nonsingle crystal semiconductor.

CONSTITUTION: A silicon oxide or silicon nitride thin film 2 is formed on an Si substrate 1, and ion implanted. Further, an Si film is formed thereon. Then, a field insulating film 3, a gate insulating film 12 and a contact 7, as required are formed, and a gate electrode 11 is formed. Subsequently, an overcoating 10 made of SiO(sub 2) is formed, and an electrode lead 8 is formed. A source drain 6 is formed of an N(sup +) type impurity when a channel forming region 4 is P type. The recombination center for giving structural sensitivity to carrier is neutralized and erased by adding H or He. In the above structure, the lifetime of the carrier is largely improved by adding H.

?

19日本国特許庁(JP)

13 特許出願公開

母公開特許公報(A)

昭61-116873

⑤Int_Cl.⁴
H 01 L 29/78
/ H 01 L 27/08
27/12

離別記号

广内整理番号

@公開 昭和61年(1986)6月4日

102

8422-5F 6655-5F 7514-5F

審査請求 有

発明の数 1 (全6頁)

母発明の名称 半導体装置

❷特 顧 昭60-209746

❷出 顧 昭53(1978)10月7日

❷特 顧 昭53-124022の分割

分発明者 山崎

舜 华

東京都世田谷区北島山7丁目21番21号

卯出 願 人 山 崎 舜 平 東京都世田谷区北島山7丁目21番21号

明 粗 杏

1.発明の名称

半導体装置

2. 特許競求の範囲

- 1.水素またはハロゲン化物が添加されたアモルファスまたは多結晶構造を有する珪素を主成分とする非単結晶半導体を掲録ゲイト型電界効果半導体装置におけるソース、チャネル領域およびドレインに用いたことを特徴とする半導体装置。
- 2.特許請求の範囲第1項において、ソース、チャネル領域およびドレインは絶縁物表面上に 設けられたことを特徴とする半導体装置。

3. 発明の詳細な説明

本発明は、非単結晶半導体を半導体装置の少な くとも一部に有する半導体装置に関する。

本発明は、絶縁ゲイト型電界効果トランジスタ (以下、MIS-PET という)のゲイト絶縁物下のチャネル領域の少なくとも一部が、アモルファスまたは多結晶のいわゆる非単結晶半導体より成り、 かつこの半球体中に水素または塩素のようなハロゲン化物を0.1 モルス以上混入せしめることに関する。そしてこの非単結晶領域で不対結合手と水素またはハロゲン化物とを結合せしめて再結合中心を中和かつ消滅せしめることを特長とする。そして、電子またはホールの移動度をこれまで知られている単結晶の場合に等しくまたは優略等しくさせんとする。

本発明はかかるHIS-FET 、さらにキャベンタ、 抵抗またはダイオードが半導体基板上、上面が絶 縁物よりなる基板上、さらにまたは第1のHIS-FET が基板に設けられたその上方または上方面に第2 のHIS-FET として設けられることを目的としている。

本発明は、PまたはN型の源電型を有し、かつ その不純物濃度が2×10'*cm-*以下、特に例えば 10'*~10'*cm-*における非単結晶半導体に対し、 その半導体の形成と「同時」または「形成後」、 特に半導体装置を完成してしまった後、水素(重 水素を含む)または塩素のようなハロゲン化物を 10- *eeBs以上の圧力にした雰囲気中に保存し、かかる雰囲気ガスを高間被エネルギまたはマイクロ 被エネルギにより荷性化させて半導体装置中に添加させた半導体装置に関する。

従来、半導体装置は単結晶の半導体基板に対し BIS-PBT またはパイポーラ型のトランジスタ、さらにまたはそれらをキャパシタ、抵抗。ダイオー ド等を同一基板に複合化して集積化した装置を整 造するにとどまっていた。

このため、アクティブエレメントであるBIS-PET またはトランジスタは必ず単結晶基板に設けられていた。特にMIS-PET においては、ゲイト以下のチャネル領域、またバイボーラ、トランジスタにおいてはベース、コレクタはキャリアのライフタイムが微妙に影響を与えるため、その領域はキャリアである電子またはホールに対する再結合れていか十分小さい過度の単結晶半導体が用いられていた。さらにPN接合においても、逆方向耐圧においてソフト・ブレイクダウンまたはリーク増大ア際その他の格子不整、不対結合手による再結

合中心がそれらの悪化の主因であった。

本発明はこれらの根本顧因である再結合中心の 密度を早結晶でない非単結晶(多結晶またはアモ ルファス)においても十分小さくすることを可能 とし、その結果初めて完成したものである。

一般に半導体装置を形成するにあたっては、種々の温度における熱処理を必要とする。例えばシリコン半導体においては900~1200ででの不能物の熱は数、400~550 でにおけるアルミニュームのユンタクトのアロイ、350~900 でにおける酸のユンタクトのアロイ、350~900 でにおける酸化まな、シリコンの気相法に対しては大きな関係製である。本発明はこれらのして、被膜作製である。本発明はこれらのして、なは大部分が完成した半導体装置に対し、水のようないのような不活性または気に対した半導体は関係ではないのようなのにはないのようなのにはないのは、などのではないのでは、などのではないがあることを特徴とする。本発明ではかかるなかに対している。本発明ではかかるなが、1000では、1000でのでは、1000では、1000では、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000では、1000でのでは、1000でのでは、1000では、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000では、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000でのでは、1000では、1000でのでは、1000

誘導励起し化学的活性状態にし、その雰囲気特に 10⁻¹mmHg以上の圧力の雰囲気中に半導体装置を 5 分~ 2 時間さらすことにより、この活性状態の元 素が半導体特に非単結晶半導体中の不対結合手と 結合し、さらにまたは不対結合手周志を互いに共 有結合せしめ電気的に中和することを特徴として いる。

以下にその実施例に従って本発明を説明する。 第1図はHIS 型電界効果半導体の経断面図である。

この発明は、シリコン半導体基板(1)上に200 人~2 mの厚さの酸化珪素または窒化珪素の薄膜を形成して、これに半導体基板表面より150~300 ReV のイオン注入法で酸素または窒素を打ち込むことにより成就した。これを真空状態または水素雰囲気にて900~1100でで10~30分アニールを行った。さらにその上面に室温~500 での温度でグロー放電法により、または500~900 での温度での減圧気相法によりシリコン膜を形成した。これはシラン(SiB.)、ジクロールシラン(SIB.Cl.)、

その他の珪化物を反応性気体として0.1~10torr (mmla)の圧力状態にして成就した。

もちろん室温~500 セの温度でグロー放電法またはスパッタ法を利用してもよい。

こうしてこの上面に0.1 ~ 2 μの厚さのシリコン半導体膜を形成した。この膜面は鉛緑層(2) が純粋のSiO*またはSi*N。にあっては多結晶であったが、この酸素または窒素の量が10¹⁰~10⁸¹cm⁻³である場合には非単結晶を一部に含むエピタキシャル構造であった。しかし本実施例においては、実質的にエピタキシャル構造となっていた。しかし用結合中心をより少なくし、より完全結晶と同等の半導体とすることはきわめて重要である。

本発明はかかる再結合中心の忠度の多い半導体 酸の再結合中心を誘導電気エネルギにより除去す ることを目的としている。

フィールド絶縁物(3) を 1 ~ 2 µ の厚さに、本 発明人の発明による特許 (特公昭52-20312, 特公 昭50-37500) に基づき実施した。この後、ゲイト 絶縁膜(12)を100 ~1000人の厚さに作り、また公

特開昭61-116873 (3)

要に応じてシリコン半導体のコンタクト(7) を形成し、その上にセルファライン方式によりゲイト 電板(11)をCVD 法により半導体膜を作った。

加えてSiOa膜のオーパーコート(10)を0.5 ~ 2 μの厚さに形成した。この時この上面を平坦面と するため、SiOz膜のかわりにPIQ 等を用いてもよ い。アルミニュームの貧極の穴開け(8),さらにア ルミニュームの電極、リード(8) を形成した。ソ ~ス、ドレイン(6) はチャネル形成領域(4) がP 型であっては10**~10*1cm-1のN*型の不能物例え ばリン、砒素により形成した。ゲイト電極をモリ ブデン、タングステン等の金属で行ってもよい。 また10¹¹ce⁻³以上の過度にリン等を扱入して、低 抵抗の半導体リードとしてもよい。この不能物が 10''cm-"以上、特に10"'cm-"と多量に搵入してい る場合は、本発明の電気エネルギによる中和の効 果は見られなかった。他方、チャネル領域は不絶 物過度が10"4~10"でa-1の低濃度であり、きわめ て敏感である。

電子またはホールのキャリアは単結晶では一般

なるように発熱体を配置して行った。音周披炉は30~100kk のものを用いた。この反応管の中に第1図(A) の半導体装置を形成した基板例えばシリコン基板(直径10cm) を5~50 枚ボートに林立させる形で装填した。さらにこれを10⁻³mmHgの圧力にまで減圧した。その後水果を導入し、常圧付近にまでもどした。さらに今一度10⁻²~10⁻³mmHgにまで真空にし、その後10⁻¹~10mmHgとした。反応系は絶えず一方より水素、ヘリウムを導入し他方よりロータリーボンプ等により真空引きを連続的に行った。

添加は抵抗加熱炉により基板を300~500 でに加熱がにより基板を300~500 でに加熱し、その後誘導炉を電圧励起させた。電波関の整合させる場合は、基板での金属壁または金属の部分に加熱されてしまい、好化の活性化は、好なかった。このため、反応炉気体の活性化は電圧励起とした。さらに温度が300 で以上であるとれ業原子、ヘリウム原子は侵入型原子(インターステインァル アトム)のため自由にこの固体中で動きまわることができる。このため十分な平衡

に構造敏感性をもつことが知られていた。しかし 本発明はかかる構造敏感性が結晶構造に起因する のではなく、その中に存在する再結合中心の反応 に起因するものであることを発見した。

本発明はその結果、この敏感性を与える再結合 中心を中和情滅させようとしたものである。この ため、本発明においては、ここに水素またはヘリ ウムを0.1 モル1 特に5~20モル1 添加した。モ の結果、第1図(A) の構造が出来上がった後、水 素の添加によりキャリアのライフタイムが10%~ 10° 倍になった。C-V ダイオード特性で評価して も9ss =10'*cm-*のオーダのほぼ目根とおりのC-! 特性を示していた。水素、ヘリウムのような不 **哲性ガス、塩素のようなハロゲン化物の化学的跡** 超は以下の方法に従った。即ち横型の直径5~20 cm特に15cm(長さ2m) の石英管に対しその外側に 商周波誘導炉をリング状に水冷を可能とした銅管 をスパイラル状に巻くことにより実施した。周波 数は1~20MBz とした。さらにこの外側に抵抗加 **熱炉のヒータをこの誘導炉の電磁波に対し直角に**

状態の濃度にまでこれらの原子を半導体中に添加 できた。

この後この温度を窒温にまで下げた。この間も 反応炉気体の勘起を続けていた。即ち、加熱+陥 起を5~60分特に30分続け、その後室温での励起 を5~60分特に15分行った。加熱温度はアルミニ ューム等の比較的低い温度で合金化または溶融す る材料がある場合は、500 セが上限であったがそ れ以外の場合はそれ以上の温度(600~1000で)で あってもよい。しかし一つの大切なことは、水素 等は300 ~500 での温度で半導体中の原子との結 合をはずれflzとして外に遊離されやすい。このた め、高温における誘導キューリングを行う場合の 温度を窓温にまで下げても誘導キューリングのた めの貧気エネルギを加え続ける必要がある。さら に反応容器内の圧力はグロー放電その他の高層波 誘導励起または誘導キューリングが可能な範囲で 高い方が好ましい。

そのため、本発明の効果は10-4~10-4meligでも その効果が観察されたが、添加量を0.1 モルスま たはそれ以上とするため0.01mm mg以上特に0.1 ~ 100mm mg とした。もちろん変温での高周波誘導を行ってもよい。0.001mm mg 以下においては単結晶中に存在する低い密度の再結合中心を中和する効果があった。しかしその場合、実験的には約1時間以上のキューリングを必要とした。

 帝すると徐帝に比べて3~10倍の速度に添加できた。反応性気体は水素のみでもよい。しかし水素は水素のみでもよい。しかし水素は水素のみでもよい。な中途を持ちたいのならを促進する水水で、実際には好まして、また、中でのキューリングを5~15分、0.1~10cm Mg 特に10cm Mgでで水素中でのキューリングを行った。また、リウムの100~10cm Mg 特に10cm Mgでで水素中でのキューリングを行った。また、リウムには水素中でのキューリングを行った。また、リウムには水素ででのキューリングを行った。また、リウムには水素で表別なた。

本発明方法を第1回のような半導体装置に実施したが、かかる励起ガスの添加量の検定は半導体にかかる気体を混入し、その基板を真空中で加熱し、かかる気体を放出させてその量を定量化するいわゆるガスクロマトグラフまたはオージエの分光法により定量化した。その場合、励起ガスは0.1 モル3 特に1~20モル3 添加されていることが判

明した。もちろん20モル%以上30~200 モル%を 加えることはさらに好ましい。しかし一般には飽 和傾向が見られた。

第1図(8) はSOS(シリコンーオンーサファイア)の実施例である。アルミナ、サファイア、スピネル等の基板(1) 上の半導体を0.02~2 4の厚さにエピタキシァル成長せしめ、さらにソース(5),ドレイン(6),塩運したフィールド規縁物(3).半部体ダイレクトコンタクト(7),セルファラインゲイト電極(11),ゲイト機械膜(12),CYDS10*展(10)の実施例である。

これらの半導体ディバイスを完成またはほとんど完成させた後勤起処理を行うならば、この不完全層(9) はその再結合中心が1/100~1/10000 とその密度が減少し、これまで知られている単結品と同様にとり扱うことができるようになった。この励起処理は半導体基板とゲイト絶縁関中に存在する界面単位またはゲィト絶縁物中に存在する不対結合手を中和する効果が著しくあり、MIS-PET の作製法の向上にきわめて好ましい方法であ

った。

第2図は他の本発明の実施例である。

この第2図は、一つのBIS-FET の上側または上 方面に対して第2のBIS-FET を設け、これまでよ り2~4倍の高密度の集積回路(LSI.VLSI)を製造 しようとしたものである。

以下に図面に従って説明する。

第2図(A) は半導体基板(1) 上に酸化珪素のような絶縁膜(2) を0.1 ~2 μの厚さで形成した。この場合、基板は半導体である必要は必ずしもない。その後の然処理実用上の熱伝導、加工等の条件を満たせば絶縁物であってもよい。ここでは多結晶シリコンを用いた。機縁膜(7) は基板(1) を酸化して形成した。

さらにこの上面にCVD 法を用いて半導体シリコン膜を0.1~2 mの厚さで形成した。 P型でその不純物混度は10¹⁴~10¹⁴cm⁻¹であって、この半導体膜を強化珪素、紋化珪素の二重膜をマスクとした選択酸化法によりフィールド絶縁物(3) を半導体層(1) に埋置して形成した。この際このフィー

特開昭61-116873(5)

ルド抱縁物(3) と半導体層とは機略同一平面になるようにフィールド膜をエッチしてもよく、また酸化剤に半導体層の一部を除去しておいてもよい。

さらにゲイト絶縁膜(12)を100~1000人の厚さ に形成した。このゲイト組繰膜は半導体層の酸化 による熱酸化膜であっても、また酸化物とリンガ ラス、アルミナ、窒化珪素との二重構造であって も、またこのゲイト絶縁物中にクラスタまたは膜 を半導体または金属で形成する不揮発性メモリと してもよい。この後この上面に第2の半導体圏を 0.1~2μの厚さに形成し、選択的に除去した。 この図面ではそのひとつはゲィト電極(11)、他は 第2のHIS-FET のソース(25)。ドレイン(24)。チ +ネル領域(29)とした。ゲイト電極(11)をマスク として、第1のMIS-FET のソース(5),ドレイン(6) をイオン往入法により形成した。さらに図面より 明らかなようにゲイト電極(11)は明示されていな いフィールド施縁物(3) 上を経て第2のMIS-PET のソース(25)に連結されている。

第2のMIS-FET は、第3の半導体層(21)を形成

した後、ゲイト電極(21)とその下のゲイト絶縁物(22)とによりイオン注入法を利用してソース(24)。ドレイン(38)を作製した。この図面は第1のHIS-PET を設けたものである。しかしこのHIS-PET の配置、大きさおよびそれぞれの配線は設計の自由考に従ってなされるものである。さらに、第2図(8) に示すような抵抗、キャパシタを同時に同一基板に作り、また保健ダイオード等のダイオードを作ってもよい。

第2図(B) は単結晶半導体蒸板(1) に対し選択酸化によりフィールド絶縁物(3) を0.5 ~ 2 µの厚さに形成している。加えて半導体等のゲイト電極(11)。(11')を設け、ソース(4)。ドレイン(31)。ドレイン(5) を10"?~10"'cm"*の漢度にボロンまたはリンを選入させてアチャネルまたはNチャネルHIS-FBT を形成させたものである。不純物傾の31)は一方のHIS-FBT のドレインであり、他方の出区-FET のソースとして作用させたインバータの実施例であ。さらに、この上面にオーバーコート用絶縁膜(40)を0.5 ~ 2 µの厚さに形成して、こ

第3のNIS-FET の基板電極は基板パイヤスが印加されるように第1のNIS-FET のゲイト電極に連結されており、ゲイト電極(11)は実質的にふたつのNIS-FET のチャネル状態を制御できるようにしてある。もちろんこのチャネル領域(29)とその下側に位置しているゲイト電極(11)との間にゲイト

・ ・ ・ はは ・ はなる。もちろん上側のゲイト電極を除去してもよい。即ち、ひとつのゲイト電極につかななったのがイト電極にいった。 でもよい。即ち、ひとつのゲイト電極にいった。 でもよい。即ち、初側したり、またふたつのゲイトででなる。 でいとつのHIS-PET を制御したすることが本発ののないである。 かなく、HIS-PET のようなアクティイオードを設けるなければ、キャパシタさらにダイオードを設ける またともできる。加えてこれら複数のエレメのななは抵抗、キャパシタさらにダイオードを設ける またともできる。加えてこれら複数のエレメトることが可能である。 エレメントの形成に対し、その2~10倍の密度とすることが可能である。

本発明はもちろんこの第2図(A)、(B) においてすでに第1図の説明の詳配したように 誘導キュア をこれらのデバイスを完成させたり、または大部分完成させた後行うことにより単結晶半導体での再結合中心を除去することのみならず、多結晶またはアモルファス構造の半導体または半導体と絶縁物体との界面に存在する界面単位を不活性

特開昭61-116873(6)

気体で相較または水素等により中和できることに より可能となるものである。

以上の説明において、これら第1図、第2図の 半導体装置がキェアされた後産化珪素をプラズマ 法で形成しオーバーコート(40)することが好ましい。なぜなら資化珪素は水素へリウム等の原子に 対してもマスク作用を有するため、一度半導体装 置内に添加された水素、ヘリウム等を封じて外に ださないようにする効果があるからである。その ため外部よりのナトリウム等の汚染防止に加えて 信報性向上の効果が著しい。

本発明の実施例においては、半導体材料としてはシリコン半導体を中心として説明した。しかしこれはゲルマニューム等であっても同様であり、GaP, GaAs, GaAlAs, SIC, BP等の化合物半導体であっても同様である。

加えて、半導体装置は単にNIS-PBT に限定されることなく、それらを集積化したIIL、SIT 等のIC、LSI であっても同様であり、すべての半導体装置に対して有効である。

4.図面の簡単な説明

> 一、特許出職人 山 崎 舜 平

